Parte 5. Proyecto 2. Diseño Lógico

Willy Ignacio Gálvez Navarro – 2023059260 wgalvez@estudiantec.cr , Maria Paula Alfaro Navarrete – 2023032728 m.alfaro@estudiantec.cr

5.1. Contadores sincrónicos integrados

Para este ejercicio se utilizan dos contadores 74LS163 o 74HC163 conectados en cascada, de acuerdo con la figura 2 del proyecto. Cada circuito tiene cuatro bits, por lo que juntos permiten formar un contador binario de ocho bits, capaz de contar de 0 a 255.

Ambos contadores reciben el mismo reloj de aproximadamente 1,8432 MHz.

a) ¿Qué hace la salida RCO en un 74LS163?

La salida RCO (Ripple Carry Output) es una señal de acarreo que indica cuando el contador se encuentra en su valor máximo, siempre que la entrada de habilitación T esté activa.

En un contador de cuatro bits, este valor corresponde a:

$$Q_D Q_C Q_B Q_A = 1111_2 = 15_{10}$$

Cuando se alcanza este valor y T está habilitada, RCO se activa, permitiendo conectar otro contador para continuar la secuencia.

Respuesta para la evaluación oral: RCO indica que el contador llegó a su valor máximo y permite habilitar el siguiente contador conectado en cascada.

b) Explique por qué RCO y T están conectadas entre los dos contadores y cómo trabaja esta conexión.

La salida RCO del primer contador se conecta a la entrada T del segundo para permitir que ambos funcionen como un contador de ocho bits.

El primer contador representa los cuatro bits menos significativos y avanza en cada flanco positivo del reloj. Cuando alcanza 1111, activa RCO, habilitando al segundo contador. En el siguiente flanco positivo, el primer contador vuelve a 0000 y el segundo incrementa su valor en una unidad.

Por ejemplo:

Primer contador	**Segundo contador**	**Valor total**
1110	0000	14
1111	0000	15
0000	0001	16
0001	0001	17

Esta conexión permite ampliar la cantidad de bits sin utilizar relojes diferentes, manteniendo el comportamiento sincrónico de ambos contadores.

c) ¿Cuál es la diferencia entre las entradas T y P del 74LS163?

Las entradas T (ENT) y P (ENP) son señales de habilitación. Para que el contador incremente, ambas deben estar en alto.

Sin embargo, presentan una diferencia:

P (ENP): habilita la operación de conteo.

T (ENT): también habilita el conteo, pero además interviene en la generación de la señal RCO.

Por lo tanto, ambas deben estar activas para contar, pero T permite controlar la propagación del acarreo hacia otros contadores.

d) ¿Cuánto toma, luego del flanco positivo de reloj, para que uno de los flip-flops cambie de estado? ¿Importa cuál bit de salida escoja?

El tiempo que transcurre desde el flanco positivo del reloj hasta que cambia una salida se denomina retardo de propagación de reloj a Q, representado por t_{CQ}.

Este retardo se debe al tiempo interno necesario para que los flip-flops procesen el flanco de reloj y actualicen sus salidas.

En un contador sincrónico, todos los flip-flops comparten el mismo reloj, pero sus salidas no necesariamente cambian exactamente en el mismo instante, debido a diferencias internas de propagación.

¿Importa cuál bit se escoja? Sí, para realizar la medición conviene escoger un bit que cambie durante el flanco de reloj utilizado como referencia. Por ejemplo, Q0 cambia en cada flanco de conteo, mientras que Q3 cambia con menor frecuencia.

El valor numérico del retardo debe determinarse con el osciloscopio, midiendo la diferencia temporal entre el flanco ascendente del CLK y la transición de la salida seleccionada.

$$t_{CQ} = t_{cambiodeQ} - t_{flancoCLK}$$

No es posible determinar ese valor experimental exacto con las capturas compartidas, porque no se muestra simultáneamente el reloj y una salida del 74LS163 con resolución suficiente.

e) ¿Observa alguna falla en las salidas de acarreo? Explique en qué casos es esperable hallar esta falla.

Las fallas o glitches son pulsos transitorios no deseados que pueden aparecer debido a las diferencias en los retardos de propagación de las señales digitales.

En el 74LS163, la señal RCO depende del estado de las salidas del contador y de la habilitación T. Aunque el contador es sincrónico, sus bits pueden presentar pequeños desfases temporales al cambiar de estado.

Por ejemplo, cuando varios bits cambian simultáneamente, los retardos internos pueden producir momentáneamente una combinación que active RCO de manera incorrecta.

Estas fallas son más probables cuando se producen transiciones de varios bits y los valores intermedios cumplen temporalmente la condición lógica de activación del acarreo.

Resultado experimental: Las imágenes proporcionadas no incluyen una captura identificada de RCO del 74LS163. Por lo tanto, no se puede afirmar que se haya observado un glitch en esa salida. Se requiere la medición indicada por el profesor, preferiblemente utilizando la detección de fallas del osciloscopio y comparando el modo digital con el analógico.

5.2. Construcción de contadores con compuertas integradas

En este ejercicio se implementaron dos contadores de cuatro bits utilizando flip-flops 74HC74 y, para la configuración sincrónica, el sumador 74HC283.

La principal diferencia se encuentra en la forma en que los flip-flops reciben el reloj y actualizan sus salidas.

a) ¿Qué diferencias encuentra en las salidas de las cuentas de ambas estructuras a partir de la medición con el analizador lógico?

Contador asincrónico

En el contador asincrónico, los flip-flops no reciben todos el reloj directamente. El cambio de un flip-flop provoca el cambio del siguiente, generando una propagación sucesiva de las transiciones.

En la gráfica que compartiste del contador asincrónico se observan transiciones breves y valores intermedios del bus que pueden atribuirse a los retardos de propagación entre las etapas. Esto es característico de un contador de tipo ripple.

Contador sincrónico

En el contador sincrónico, todos los flip-flops comparten el mismo reloj, por lo que sus salidas se actualizan en respuesta al mismo flanco. El circuito 74HC283 permite calcular el siguiente valor del contador mediante la suma de una unidad.

Esta configuración reduce los estados transitorios ocasionados por la propagación sucesiva de los cambios, aunque los flip-flops siguen presentando pequeños retardos de reloj a Q.

Característica	**Asincrónico**	**Sincrónico**
Reloj	Se propaga entre flip-flops	Común a todos
Cambio de las salidas	Sucesivo	Asociado al mismo flanco
Retardo	Acumulativo	No acumulativo por etapas de reloj
Estados transitorios	Más probables	Menos probables

Frecuencia máxima	Más limitada por la propagación	Generalmente mayor

Comparación experimental: La gráfica del contador asincrónico muestra pequeños cambios transitorios en el valor del bus, consistentes con la propagación de las señales. La captura aportada del contador sincrónico presenta transiciones periódicas, pero sin identificar completamente el reloj y todos los bits del contador no es posible cuantificar la diferencia de retardos.

b) ¿Qué problemas puede presentar la opción asincrónica?

El principal problema del contador asincrónico es la acumulación de los retardos de propagación de los flip-flops.

Como cada etapa depende de la anterior, los cambios no ocurren simultáneamente. Esto puede producir estados binarios intermedios momentáneos que sean interpretados incorrectamente por otros circuitos.

Además, el retardo aumenta a medida que se agregan más bits, lo que limita la frecuencia máxima de operación del contador. También pueden aparecer glitches en circuitos combinacionales que decodifiquen sus salidas.

Por estas razones, los contadores sincrónicos son generalmente más adecuados cuando se requieren frecuencias elevadas y una temporización controlada.

Señal de máximo de cuenta: En ambos contadores de cuatro bits puede generarse mediante:

$$MAX = Q_3 Q_2 Q_1 Q_0$$

Esta señal indica que el contador se encuentra en 15 (1111). Si se requiere indicar el desbordamiento, debe detectarse la transición de 15 a 0, por ejemplo, mediante lógica adicional sincronizada con el reloj. En el caso asincrónico, la decodificación directa puede producir pulsos transitorios.

5.3. Construcción de un cerrojo Set-Reset con compuertas NAND y transformación en un cerrojo D

Para este ejercicio se construyó un cerrojo SR utilizando compuertas NAND del circuito integrado 74HC00. Posteriormente, se agregó lógica combinacional para transformarlo en un cerrojo D.

El circuito utiliza una señal de reloj generada por la FPGA y entradas S y R controladas mediante interruptores.

a) Explique cómo funciona este cerrojo SR y demuestre la funcionalidad del circuito. Utilice el circuito final y la tabla de verdad. Explique su utilidad. ¿Es necesario usar CLK?

El cerrojo SR es un circuito secuencial capaz de almacenar un bit de información. Posee dos entradas principales, S (Set) y R (Reset), y dos salidas, Q y $\overline{Q}$.

En la configuración utilizada, las entradas son activas en alto y están controladas mediante una señal CLK.

El funcionamiento es el siguiente:

Cuando S = 1 y R = 0, el cerrojo realiza la operación Set, colocando Q = 1.

Cuando S = 0 y R = 1, realiza la operación Reset, colocando Q = 0.

Cuando S = 0 y R = 0, conserva el estado previamente almacenado.

Cuando S = 1 y R = 1, se presenta una condición no permitida en el cerrojo SR implementado con NAND.

Estas operaciones se producen cuando CLK está en alto. Cuando CLK está en bajo, el circuito conserva el estado anterior.

Tabla de funcionamiento del cerrojo SR:

CLK	**S**	**R**	**Q siguiente**	**Operación**
0	X	X	Q anterior	Memoria
1	0	0	Q anterior	Memoria

1	0	1	0	Reset
1	1	0	1	Set
1	1	1	No permitido	Condición inválida

Donde X indica que el valor de la entrada es indiferente.

Diagrama funcional del cerrojo SR habilitado por reloj

Esquema conceptual de las NAND de habilitación y las NAND realimentadas que almacenan el estado.

Utilidad: El cerrojo SR permite almacenar temporalmente información binaria y mantener una salida estable hasta recibir una orden de cambio. Es útil en circuitos de memoria, sistemas de control y almacenamiento de estados.

¿Es necesario utilizar CLK?

No es indispensable para que un cerrojo SR básico funcione, porque las NAND realimentadas pueden almacenar un bit sin utilizar reloj.

Sin embargo, en la configuración solicitada por el profesor, CLK permite controlar cuándo las entradas pueden modificar el estado almacenado. Si CLK = 0, el cerrojo conserva su valor; si CLK = 1, puede responder a las entradas S y R.

Es importante aclarar que este circuito es un latch sensible al nivel alto, no un flip-flop que cambia exclusivamente en el flanco positivo.

b) ¿Qué ocurre si tanto S como R se mantienen en alto según la tabla de verdad?

Cuando S = 1 y R = 1 y CLK está en alto, se presenta una condición inválida en el cerrojo SR construido con NAND y entradas externas activas en alto.

En esta situación, las dos entradas internas del cerrojo NAND se llevan a bajo, provocando que tanto Q como $\overline{Q}$ se coloquen en alto.

Esto rompe la condición normal de complementariedad entre las salidas:

$$Q \neq \overline{\overline{Q}}$$

Si ambas entradas regresan simultáneamente a cero, el estado final puede resultar indeterminado debido a diferencias en los retardos de propagación. Incluso puede existir una condición transitoria de metastabilidad.

Por lo tanto, se debe evitar mantener S y R en alto simultáneamente mientras CLK esté habilitado.

Relación con tus mediciones:

En la captura correspondiente a S = 1 y R = 1 se observan oscilaciones y pulsos rápidos en algunas señales digitales. Este comportamiento es compatible con transiciones no deseadas en una configuración que presenta una condición prohibida.

Sin embargo, la captura por sí sola no permite asegurar que todos esos pulsos se deban exclusivamente al estado inválido; también podrían intervenir rebotes de los interruptores o retardos de propagación.

c) Añada la lógica necesaria y demuestre cómo el cerrojo SR se puede transformar en un cerrojo D.

Para transformar un cerrojo SR en uno D, se agrega un inversor que permite generar dos entradas complementarias a partir de una única entrada D.

Las conexiones son:

$$S = D$$

$$R = \overline{D}$$

Así, cuando D = 1, S = 1 y R = 0, realizando Set. Cuando D = 0, S = 0 y R = 1, realizando Reset.

Esto evita que S y R estén simultáneamente en alto en condiciones normales.